Zen5相对于Zen4来说是一个相当大的微架构飞跃，但其设计并没有太大不同，因此在相同核心数量的情况下，IPC增益可以达到15%。另一方面，Zen6正在带来架构和封装设计方面的变化，可能会在IOD之上配备堆叠式CCD，并且每个CCD最多具有16个性能核心。
自2022年底以来，《摩尔定律已死》一直在泄露有关AMD即将推出的Zen5和Zen6架构的花絮，但他最近的视频通过路线图、规格和IPC增益的更新呈现了更清晰的画面，声称这些信息直接来自AMD内部演示文稿。然而，路线图幻灯片可能有点过时，因为它似乎在发布时间上不是特别清楚。MLID预计基于4nm/3nm节点的Zen5(Nirvana)可能会在2024年初推出，而基于3nm/2nm节点的Zen6(Morpheus)可能会在2025年中/后期推出。
其他泄密者声称Zen5(Ryzen8000系列)的IPC比Zen4提高了30%以上，而MLID的消息来源似乎更现实、更实际，IPC提高了约10-15%以上。至于Zen6(Ryzen9000)，IPC增益可能会比Zen5更低，估计至少有10%的优势。这一切都取决于Zen5实际“实现”的IPC，该IPC尚未在幻灯片中显示，待发布后即可知晓。
此外，MLID指出，Zen5仍将采用Zen2引入的一个I/O芯片和两个CCD设计，而Zen6将采用一种新设计，可能在IOD顶部采用堆叠式CCD+CCD之间的超快硅桥。因此，Zen5处理器将具有16个全性能核心复合体(或多达32个Zen5c低功耗核心复合体)，而Zen6处理器将具有多达32个核心的核心复合体，因此我们可以期待高端桌面处理器每个CCD16个性能核心。
当谈到实际的架构改进时，Zen5将在以AVX为中心的工作负载方面获得大幅提升，同时与英特尔的数据相比，TDP会保持较低水平。另一方面，Zen6还将专注于使用FP-16指令改进XDNAAI/ML加速器核心，此外还将添加新一代InfinityFabric和新的内存分析器。凭借新的核心设计，Zen6应该能够实现“单片延迟和效率水平”，尽管它使用的是互连的小芯片。由于封装的堆叠性质，Zen6可能在某些游戏中提供远高于10%的IPC增益，但它可能需要跳转到新的插槽。