modelsim 是 FPGA 和 Verilog VHDL 开发最常用的逻辑仿真软件，核心作用就是在下载到硬件板子之前，对编写好的 HDL 代码做功能仿真与时序仿真，提前检查代码逻辑错误，不用上板就能看信号波形，整个基础流程可以分成新建工程 添加源码 编译代码 建立 testbench 启动仿真 添加观测信号 查看波形这几个阶段，很多初学者第一次用 modelsim 容易卡在编译报错、testbench 编写、波形不刷新这几个地方，本质是没有理清工程结构，modelsim 区分功能仿真和时序仿真，功能仿真只验证逻辑，不考虑器件延时，时序仿真会加入门级延时，更接近真实芯片运行状态，做入门学习一般优先练功能仿真。想要完成一次完整仿真，第一步安装软件并打开，第二步新建工程，第三步把设计文件和 testbench 文件加入工程，第四步编译全部源文件，确认编译零报错，第五步加载仿真模块，第六步添加需要观察的信号到波形窗口，第七步运行仿真时间，观察波形判断逻辑是否正确，综合来说 modelsim 使用教程重点就是掌握这套标准仿真流程，学会看懂波形定位代码 bug。
基础流程对照表
| 步骤 | 操作内容 | 关键要点 |
|---|---|---|
| 1 | 新建工程 | 设置工程名称和保存路径，路径不要带中文空格 |
| 2 | 添加文件 | 添加 verilog 或者 vhdl 设计文件，还有 testbench 激励文件 |
| 3 | 编译 | Compile All，编译全部文件，报错要修改源码 |
| 4 | 加载仿真 | 选择 testbench 顶层模块，启动仿真 |
| 5 | 波形添加 | 把输入输出内部信号添加到 Wave 窗口 |
| 6 | 运行仿真 | 设置仿真时长，Run 运行，查看波形 |
| 7 | 调试分析 | 对照波形，排查逻辑错误 |
深度实操讲解
第一 新建工程注意事项，工程保存路径必须全部英文，不能出现中文汉字空格特殊符号，这是 modelsim 非常经典的坑，路径含中文大概率编译失败或者仿真异常，打开 modelsim 之后，点击 File New Project，输入工程名，选择保存文件夹，确认之后就进入工程界面。
第二 文件分类，工程里面有两类文件，一类是待仿真的设计代码，也就是被测试模块 DUT，另一类是 testbench 激励文件，testbench 是顶层文件，作用是给被测模块输入激励信号，产生时钟复位，模拟外部输入，仿真的时候一定要选择 testbench 作为顶层，很多新手选错顶层模块，导致仿真跑不起来。
第三 编译操作，添加完文件之后，右键文件选择 Compile，或者直接点击 Compile All，编译窗口会输出日志，如果有红色报错，就是语法错误，比如分号缺失 begin end 不匹配，端口定义错误，必须全部修改，直到编译全部通过，出现绿色成功提示，才能继续下一步仿真。
第四 启动仿真，编译成功之后，点击 Start Simulation，在库里面找到 work 库下面的 testbench 顶层模块，勾选，取消优化相关选项，入门阶段建议关闭优化，方便观察内部信号，点击确定进入仿真状态。
第五 波形窗口操作，在 sim 窗口里面展开实例，选中需要观察的信号，右键添加到 Wave 波形窗口，之后设置仿真运行时间，比如运行 100ns 1us，可以设置周期时钟，用 Run Run All 等命令运行，波形窗口就会刷新，鼠标可以放大缩小波形，标记游标测量信号跳变时间。
第六 功能仿真与时序仿真区别，功能仿真也就是前仿真，只检查逻辑，没有门延迟，适合写代码初期快速验证逻辑，时序仿真也就是后仿真，需要搭配器件库，加入布线之后延时，会看到信号有延迟，适合验证建立保持时间，检查时序违规，初学者 modelsim 使用教程前期只练习前仿真即可。
常用命令介绍
| 命令 | 作用 |
|---|---|
| run | 运行指定仿真时间 |
| run all | 一直运行直到仿真结束 |
| restart | 重启当前仿真 |
| add wave | 命令行添加波形信号 |
| quit | 退出仿真 |
常见报错与排错清单
1 路径中文报错，解决办法把工程移动到纯英文路径重新新建工程
2 编译报语法错误，对照 verilog 语法，检查端口 分号 endmodule
3 找不到顶层模块，确认 work 库已经编译，并且 testbench 是顶层
4 波形一直是红线，代表信号未初始化，检查 testbench 复位激励是否正确
5 内部信号看不到，仿真启动的时候没有关闭优化，重新启动仿真取消优化勾选
【常见问题】
问题 1 modelsim 使用教程里面，为什么工程路径不能有中文
回答 1 modelsim 使用教程重点提醒，modelsim 对中文路径兼容很差，modelsim 使用教程里面明确，中文空格路径会造成编译失败仿真异常，所以工程必须使用纯英文路径。
问题 2 modelsim 使用教程，testbench 是必须文件吗
回答 1 modelsim 使用教程说明，做仿真需要 testbench 产生激励，modelsim 使用教程里面，testbench 作为仿真顶层，没有激励信号就无法驱动被测模块，不能正常仿真。
问题 3 modelsim 使用教程，功能仿真和时序仿真有什么差别
回答 1 modelsim 使用教程介绍，功能仿真不带器件延时，只验证逻辑，时序仿真加入门级延时，modelsim 使用教程建议新手先掌握功能仿真。
问题 4 modelsim 使用教程，编译成功但是没有波形是什么原因
回答 1 modelsim 使用教程排错部分说明，编译成功不等于波形正常，modelsim 使用教程提到，大概率是没有添加信号到 wave 窗口，或者 testbench 激励没有初始化信号。
【免责申明】
本内容 modelsim 使用教程属于入门学习科普，不同版本 modelsim 界面和功能存在差异，操作以实际安装版本为准，内容仅作为学习参考，不替代官方用户手册。